Asic design - Verilog/HDL code -Design

$250-750 USD

Cancelado

Publicado

há quase 7 anos

$250-750 USD

Pago na entrega

Analyze, design, synthesize, and simulate logic circuits using Verilog-HDL and different widely-used tools such as ModelSim

Verilog / VHDL

ID do Projeto: 14010489

Sobre o projeto

2 propostas

Projeto remoto

Ativo há 7 anos

Quer ganhar algum dinheiro?

Endereço de e-mail

Benefícios de ofertar no Freelancer

Defina seu orçamento e seu prazo

Seja pago pelo seu trabalho

Descreva sua proposta

É grátis para se inscrever e fazer ofertas em trabalhos

2 freelancers estão ofertando em média $555 USD for esse trabalho

@EngineerBadar

hi sir i do my final year project on FPGA kit my project was to build 8 bit processor on FPGA kit. i have great experience of verilog i can easily do that. Accept my offer thanks Note that I study special coerce of 4 credit hour with lab "ASIC Design and FPGA " .

$555 USD em 15 dias

0,0

(0 avaliações)

0,0

@chyconsl

Hi, Can we discuss the project further? I have done similar project and understood the project outline. Please give me a chance. A trial will convince you. Looking forward to work with you.

$555 USD em 10 dias