Verilog vhdl trabalhos

Filtro

Minhas pesquisas recentes
Filtrar por:
Orçamento
para
para
para
Tipo
Habilidades
Idiomas
    Estado do Trabalho
    4,562 verilog vhdl trabalhos encontrados, preços em EUR

    A presença de erros em dados digitais é um problema frequente em sistemas computacionais que lidam com transmissão e armazenamento de informação. Em alguns contextos, como o de computação aproximada, admite-se uma taxa ainda maior de erros para alcançar uma redução no consumo de energia. Nesses casos, torna-se imprescindível o controle de erro...controle de erros. Isto pode ser feito através do uso de códigos detectores (e corretores) de erros, que são capazes de detectar (e corrigir) a informação corrompida através de redundância inserida nos dados. Nesse projeto, o objetivo é gerar um codificador baseado em paridade e um detector de erros que avisa quando um...

    €84 (Avg Bid)
    €84 Média
    4 ofertas

    Boa tarde, Lívia! Gostaria de ter a sua consultoria para o meu projeto, que consiste em integrar um processador (construído em verilog) a um Gerenciador de processos. No entanto, o prazo é apertado: dia 22/02 terça-feira. Não tenho problema com pagar a mais.

    €49 / hr (Avg Bid)
    €49 / hr Média
    1 ofertas

    Boa tarde, Canisio! Gostaria de ter a sua consultoria para o meu projeto, que consiste em integrar um processador (construído em verilog) a um Gerenciador de processos. No entanto, o prazo é apertado: dia 22/02 terça-feira. Não tenho problema com pagar a mais.

    €19 / hr (Avg Bid)
    €19 / hr Média
    1 ofertas

    Boa tarde, Nilson! Gostaria de ter a sua consultoria para o meu projeto, que consiste em integrar um processador (construído em verilog) a um Gerenciador de processos. No entanto, o prazo é apertado: dia 22/02 terça-feira. Não tenho problema com pagar a mais.

    €34 / hr (Avg Bid)
    €34 / hr Média
    1 ofertas

    Boa tarde, Iaçanã! Gostaria de ter a sua consultoria para o meu projeto, que consiste em integrar um processador (construído em verilog) a um Gerenciador de processos. No entanto, o prazo é apertado: dia 22/02 terça-feira. Não tenho problema com pagar a mais.

    €7 / hr (Avg Bid)
    €7 / hr Média
    1 ofertas
    Elevador duplo Encerrado left

    I need a Verilog code simulating two 7-storey elevators, where the elevator that will arrive will be the closest to the floor it was called. I can give more information about the project privately. Preciso que seja feito um código Verilog simulando dois elevadores de 7 andares, onde o elevador que chegará será o mais próximo do andar que o mesmo foi chamado. Posso dar mais informações do projeto de forma privada.

    €53 (Avg Bid)
    €53 Média
    1 ofertas

    Olá Nilson E., eu vi seu perfil e gostaria de lhe oferecer meu projeto, preciso que seja feito um código Verilog simulando dois elevadores de 7 andares, onde o elevador que chegará será o mais próximo do andar que o mesmo foi chamado. Posso dar mais informações do projeto de forma privada.

    €34 (Avg Bid)
    €34 Média
    1 ofertas

    Olá Nilson E., eu vi seu perfil e gostaria que você me ajudasse, preciso que seja feito um código em VHDL simulando dois elevadores de 5 andares, onde o elevador que chegará será o mais próximo do andar que o mesmo foi chamado. Posso dar mais informações do projeto de forma privada, mas é basicamente isso.

    €35 (Avg Bid)
    €35 Média
    1 ofertas

    Preciso que seja feito um código no quartus prime II em VHDL simulando dois elevadores de 7 andares, onde o elevador que chegará será o mais próximo do andar que o mesmo foi chamado. Posso dar mais informações do projeto de forma privada, mas é basicamente isso. Deve conter waveform.

    €36 (Avg Bid)
    €36 Média
    2 ofertas

    Criar um processador em verilog, contendo as especificações citadas no pdf.

    €190 (Avg Bid)
    €190 Média
    6 ofertas

    O freelancer deverá conhecer as linguagens = C / vhdl / verilog e já ter trabalhado com FPGA / ASIC Portar e otimizar um código que já tenho pronto em "c" para vhdl ou verilog esse código gera uma string de 14 / 15 dígitos, será usado uma placa fpga xillinx spartan 6 ( a empresa xillinx disponibiliza todo o ambiente necessário ). converter a string em Sha256 usando placa asic depois de convertido em sha256 compara com um sha256 informado no inicio do processo, se igual finaliza, se não reinicia o processo. Deverá ser usado a Raspberry Pi 3 para termos uma interface ( teclado e monitor ) para inserir o código inicial

    €219 (Avg Bid)
    €219 Média
    2 ofertas

    Implementar um jogo em verilog ou vhdl em vga

    €84 (Avg Bid)
    €84 Média
    6 ofertas

    Jogo VGA em Verilog para FPGA

    €93 (Avg Bid)
    €93 Média
    3 ofertas
    VHDL/verilog Encerrado left

    Segue trabalho em anexo

    €88 (Avg Bid)
    €88 Média
    10 ofertas
    Verilog e FPGA Encerrado left

    Implementar um JOGO mais simples possível com apenas os leds na linguagem verilog ou vhdl... Pode ser o jogo de decorar as cores dos leds que piscam, ou campo minado com leds, qualquer jogo simples (sem gráficos VGA.. projeto super simples na linguagem verilog).

    €19 (Avg Bid)
    €19 Média
    2 ofertas

    Preciso de um projeto em Verilog que gerencie o consumo de água de uma residencia.

    €304 (Avg Bid)
    €304 Média
    1 ofertas
    Veriog Tomasulo Encerrado left

    Neste projeto você irá utilizar Verilog para implementar o algoritmo Tomasulo de despacho simples como descrito no livro texto (Seções 3.4 e 3.5). Descrição No algoritmo Tomasulo a execução das instruções é dividida em 3 estágios: despacho, execução e write back. Esses três estágios acessam componentes críticos de hardware: o CDB, as estações de reserva (nas quais ocorrem as renomeações) e as unidades funcionais. Você deverá implementar: (1) as estações de reserva, (2) os estágios do algoritmo, (3) as unidades funcionais de multiplicação/divisão e soma/subtração, (4...

    €468 (Avg Bid)
    €468 Média
    3 ofertas

    Preciso fazer um hardware com FPGA Altera ou Spartan da Xilinix programado em VHDL. Ele precisa receber e enviar pacotes UDP de um computador através da porta Ethernet. Eu já tenho o software que faz o envio dos pacotes UDP, hoje eu uso um hardware com FPGA Spartan III, pronto comprado da China. O hardware e o software que roda no computador são usados para controlar LEDs que utilizem drives LPD6803, WS2801, etc. O software envia os dados (frames) através de pacote UDP para o hardware (FPGA) que recebe, armazena em buffer de memoria RAM do FPGA e então envia estes dados para os LEDs através de uma porta SPI que deve ser implementada dentro do FPGA. Monitorando e capturando os pacotes UDP que o computador envia para o FPGA fica f&aa...

    €2012 (Avg Bid)
    €2012 Média
    2 ofertas

    ...provenientes das chaves devem ser concatenados com 24 ‘0’s para formar uma palavra de 32 bits. Os sinais de controle m1, m2, m3, wPC, wMem, wRI devem ser associados às chaves de entrada. Um arquivo comprimido com todos os módulos VHDL do MIPS multiciclo é disponibilizado no Moodle. O código MIPS a ser carregado na memória está contido no arquivo mem.mif. Para exibição dos dados nos mostradores, utilizar os acionadores de display de 7 segmentos feito na primeira aula de laboratório. Simular o circuito no ModelSim e prototipá-lo na placa DE2-70. Escrever um testbench VHDL para simulação no ModelSim realizando as seguintes tarefas: • ler o conteúdo das inst...

    €94 (Avg Bid)
    €94 Média
    3 ofertas

    Preciso de código em VHDL e respectivos ficheiros de testbench para um relógio digital. No LCD deve de aparecer: Linha 1: HH:MM:SS Linha 2: Relógio PNL Horas (HH) de 00 a 23 Com possibilidade de acerto Placa com frequência de relógio de 50Mhz Placa onde irá funcionar Xilinx/ Diligent Sparten-3E Preciso do código e ficheiros de testbench até 9 de fevereiro de 2014

    €300 (Avg Bid)
    €300 Média
    1 ofertas

    I need to implement a complete FPGA system using Verilog in Vivado Design Suite. Professional FPGA experts are required. Please find the details of the project in the attachment.

    €357 (Avg Bid)
    €357 Média
    3 ofertas
    FEC RS(198, 194) 5 dias left

    Verilog FPGA Code implementation of FEC RS(198, 194) decoder.

    €914 (Avg Bid)
    €914 Média
    17 ofertas

    I want go get help to implement FEC RS(198, 194)

    €1151 (Avg Bid)
    €1151 Média
    8 ofertas
    vhdl expert 13 horas left

    I want Signal processing and VHDL(Quartus Application) expert.

    €19 / hr (Avg Bid)
    €19 / hr Média
    13 ofertas
    5G RAN FPGA Design Encerrado left

    We have an internal project for 5G RAN FPGA design for DFE products: Skills: Job Description- Senior MTS RTL design 5G Product( 2 positions) · Candidate must have at least Bachelors or Masters EE - FPGA design experience (RTL Coding, comms, DFE(DPD, DUC, DDC, FFT, FIR, CFR) · Candidate must have verifiable experience for a minimum 6 years as a Verilog/System Verilog/ VHDL/RTL programmer with extensive Verification test bench development experience · Preferred prior project experience in 5G ORAN - RU/DU. DSP knowledge Matlab modeling is preferred. · eCPRI experience preferred . Special consideration will be given to those who have experience as 100G Ethernet or 10G Ethernet , IEEE 1588 · Knowledge of Queuing theory · To...

    €19 / hr (Avg Bid)
    €19 / hr Média
    6 ofertas

    I want you to desgin an IC chip description document. I need you to understand the verilog design and create some design descriotions, describing its fucntions in detail. The chip design has 3 main blocks ADC, PMU and sensors. These 3 blocks contain the most important functions of this chip. Please bid if you are experienced in wrting technical design documents for chip desing in detail. Thanks!

    €31 (Avg Bid)
    €31 Média
    6 ofertas

    the task is to develop and implement on synthesizable matrix multiplier kernels the simulation result compare with the result of matlab , the test platform read the input buffer of matrix A and B, then generating the output C. If the result is 100% compared with the result of matlab, the data in output file" OutputC .txt" should all appear true, otherwise , the result is false

    €181 (Avg Bid)
    €181 Média
    15 ofertas

    I have the code for I2C slave. I want help in writing the verilog code for I2C Master testbench to communicate with the given slave. It can send a few i2C write and read commands (with address, data, etc). I have attached the code for I2C slave alonside for your reference.

    €68 (Avg Bid)
    €68 Média
    3 ofertas

    1.VHDL code for SPI master to send data to a GPU. project setup for the customer's terasic FPGA board. assignment. demonstration of contents via zoom meeting. I will try to complete the project before the specified end date.

    €195 (Avg Bid)
    €195 Média
    1 ofertas

    Your job is to write verilog code for i2c communication and interface it with a processor. Take data from the slave through the accelerator and store it in a memory. Make the processor read the data from that memory and give its response. Now write that response data back to the slave.

    €100 (Avg Bid)
    €100 Média
    2 ofertas

    Hello everyone, I have to do a project in vhdl language. I have a list of 10/15 projects from which I have to choose one. The to-do list is: 1) report on the work done; 2) source code (in VHDL or other languages); 3) any examples for the code. The report typically consists of: - An overview of the topic. - A description of the methodology followed to carry out the project highlighting what are thought to be the most interesting contributions of the work done. - A high-level description of the code (it doesn't matter to put all the listings) and any instructions for use and compilation. - A description of the results obtained (simulations, statistics, algorithm outputs). I want to add that's not urgent.

    €182 (Avg Bid)
    €182 Média
    18 ofertas
    SOC Verification Encerrado left

    ...ARM Interconnects(AHB, APB), SPI, UART, I2C, DMA, Serial Flash, Security and Encryption. 3. Full chip SoC (C and SV based), Subsystem and Block/IP level verification. Test Bench generation with ability to run embedded C programs. Must have experience of 2-3 SoC verification. 4. Experience in HDL(Verilog, VHDL) and HVL(System Verilog, Specman) based functional verification. Experience in code coverage. 5. Experience in Verification methodologies(UVM, OVM and eRM). language simulation (Verilog-AMS, SystemVerilog). 7. Experience in Mentor, Cadence and Synopsys simulators. 8. Build automated Test bench and regression environments from a scratch. Should be able to write a test plan and generate test cases 9. Regression management and Verification Sign-off based o...

    €1522 (Avg Bid)
    €1522 Média
    3 ofertas

    I need Verilog code for Energy-Efficient Logarithmic Square Rooter. It should be done within 1-2 days maximum.

    €7 - €18
    €7 - €18
    0 ofertas

    the version of Vivado software is 2018.3. I could provide my project, I need someone to help modify my code to achieve correct function. the test data is produced by matlab, the correct result should the outputC file appear all true. it involves IP core and ram

    €224 (Avg Bid)
    €224 Média
    21 ofertas

    I am looking to develop a Verification Code using System Verilog for USB 2.0 Protocol and also I want a verification plan for that . Kindly note that I want Complete TB code for all the components in Environment and also Test and Top instances as well . For any query/ or clarity ping me.

    €197 (Avg Bid)
    €197 Média
    2 ofertas

    A complete color sorter Machine Firmware needs to be converted into Intel Quartus Project, The project contains IP Cores as well as softcore processor and the verilog coding part, All these to be integrated as a single bit file and to be implemented it on a Cyclone V FPGA Board.

    €2202 (Avg Bid)
    €2202 Média
    6 ofertas

    We need a project done in Morse code encoder and decoder in VHDL. Our project contains 2 parts a transmitter and receiver. The transmitter part receives the text(ASCII) from the PC(user) via UART receiver and transmits the text to morse code encoder(converts text to morse code). The morse code pattern then is sent to an led. Dot(.) corresponds to LED on and dash(-) LED off. The receiver part has a photo diode which reads the blinking of the led(morse code) and data is transmits to Morse decoder where it is converted back to ASCII. The converted ASCII is then transmitted to end user PC for display. We have already designed the top level top level block diagram. we now need the source codes(entity and architecture) for the blocks and test benches for all blocks for simulation...

    €26 (Avg Bid)
    €26 Média
    7 ofertas

    STM32 toolchain and also vhdl design with report describing the procedures

    €36 (Avg Bid)
    €36 Média
    4 ofertas
    quartus and modulsim Encerrado left

    i want some vhdl coding simulating with test bench on modulsim and a report

    €65 (Avg Bid)
    €65 Média
    5 ofertas
    FPGA Project Encerrado left

    I need to do simple FPGA project on Boolean Board (Real Digital). For example Tic Tac Toe game. software should be Vivado and programming should be done in Verilog.

    €19 / hr (Avg Bid)
    €19 / hr Média
    18 ofertas

    This project requires basic knowledge of digital electronics and VHDL coding.

    €14 / hr (Avg Bid)
    €14 / hr Média
    12 ofertas

    Need someone expert in Digital Electronics and VHDL programming. More details will be shared in private chat.

    €20 - €67
    Secreto
    €20 - €67
    4 ofertas

    Need someone expert in Digital Electronics and VHDL programming. More details will be shared in private chat.

    €7 - €40
    Secreto
    €7 - €40
    6 ofertas

    Need someone expert in Digital Electronics and VHDL programming. More details will be shared in private chat.

    €7 - €40
    Secreto
    €7 - €40
    7 ofertas

    Need someone expert in Digital Electronics and VHDL programming. More details will be shared in private chat.

    €7 - €33
    Secreto
    €7 - €33
    5 ofertas
    €90 Média
    1 ofertas

    Professional and proficient in the following areas Boolean Algebra and Logic Design  Number systems  Basic Theorems of Boolean Algebra  Canonical and Standard Forms  Logic Gate Implementations and Characteristics: ...Logic  Latches  Flip Flops  Finite-State Machine (FSM) Model  Synthesis and Analysis  Designing State Machines using State Diagrams  Designing State Machines using ASM (Algorithmic State Machine) Charts  State Minimisation, Optimisation and Timing. Hardware Description Languages (VHDL)  Combinatorial descriptions  Delta Delays  VHDL hierarchy (Entities, modules, instantiation)  Language constructs (conditional assignment, selected assignment)  Synchronous descriptions (processes, if, case)  VHDL test benches  Synthesis considerations

    €15 (Avg Bid)
    €15 Média
    10 ofertas

    Explain and help understand Ethernet MAC/PHY RTL from github. Required: - Industry experience in digital/mixed-analog IP RTL design, preferably Ethernet IP. Meetings will be conducted via zoom/meets. Thank you!

    €553 (Avg Bid)
    €553 Média
    8 ofertas

    Program on vivado (verilog), morse code. Binary for "BASYS 3" fpga, simulation, files...etc More details via chat

    €42 (Avg Bid)
    €42 Média
    8 ofertas

    I need to implement an Ed25519 Algorithm in Verilog for FPGA implementation that can properly simulate on Xilinx Vivado Design Suite. The complete algorithm code is already available in C language and I want to convert it into Verilog. Link:

    €229 (Avg Bid)
    €229 Média
    7 ofertas